Semiconductor Packaging · Industry Study
패키징 4대 대안 기술 비교
CoWoS 병목 시대 · FOCoS · FOCoS-Bridge · SWIFT · CoWoP
1
왜 OSAT가 TSMC 패키징 외주를 받을까?
핵심 4가지 · 팩트 기반
01
TSMC 캐파 매진 — CoWoS-L 25~27년 예약 완료, NVIDIA 60% 점유 → 물량 이전 불가피
02
역할 분업 — TSMC는 인터포저·CoW·고객 인증(고마진 IP), OSAT는 조립·기판·테스트(실행)
03
참여 확대 — 병목 심화로 OSAT 범위가 일부 고난도 패키징 영역까지 확장 중
04
매출↑ 결정권↓ — TSMC 스펙·퀄 종속, 대체가 아닌 승인 보완망
2
4대 대안 기술 구조 비교
실리콘 인터포저를 대체하는 4가지 접근법
↑ 각 기술의 단면 구조 · 실리콘 인터포저 대체 방식의 차이가 한눈에 보임
FOCoS
ASE
개념
인터포저 소재 교체실리콘 인터포저를 유기물 다층 RDL로 대체.
칩 간 신호를 이 유기물 배선층으로 전달.
L/S 2/2μm · Chip-First / Chip-Last
≈ TSMC CoWoS-R
원가↓ · Mid-tier ASIC · 네트워킹 칩
FOCoS-Bridge
ASE · VIPack™
개념
유기물 RDL + 실리콘 브릿지GPU-HBM 간 초고속 구간만 실리콘,
나머지 영역은 유기물 RDL로 처리.
Bridge L/S 0.6μm · RDL L/S 10μm
≈ TSMC CoWoS-L
GPU + HBM 초고속 연결 (성능·원가 균형)
SWIFT
Amkor · HDFO 브랜드
개념
Amkor의 HDFO 구현 브랜드유기물 RDL 기반 + 신공정 ETR로
기존 SAP 대비 더 정밀한 배선.
L/S 2/1μm (ETR 공정)
≈ TSMC CoWoS-R
Q1 2026 데이터센터 record 매출 견인 · 5+ 고객
CoWoP
NVIDIA · ASE · TSMC
개념
ABF 패키지 기판 제거실리콘 인터포저는 유지하되,
중간의 패키지 기판을 없애고 PCB에 직접 실장.
PCB L/S ≤ 10μm 요구 (기술적 관문)
별도 카테고리
Rubin GR150 (2026.10) · ABF 병목 회피 목표
📖 용어 정리
RDL Redistribution Layer
재배선층. 칩 신호를 넓게 재배열하는 얇은 절연·배선층.
재배선층. 칩 신호를 넓게 재배열하는 얇은 절연·배선층.
L/S Line / Space
배선 폭 / 배선 간격. μm 단위, 작을수록 미세.
배선 폭 / 배선 간격. μm 단위, 작을수록 미세.
SAP · ETR 배선 형성 공정
SAP: 반가산 공정. ETR: Amkor의 신공정 (SAP 개선판).
SAP: 반가산 공정. ETR: Amkor의 신공정 (SAP 개선판).
ABF Ajinomoto Build-up Film
고급 패키지 기판의 핵심 필름 소재.
고급 패키지 기판의 핵심 필름 소재.
HDFO High-Density Fan-Out
고밀도 팬아웃 패키징 기술 카테고리.
고밀도 팬아웃 패키징 기술 카테고리.
Chip-First/Last 조립 순서
칩을 먼저 붙이는지, RDL을 먼저 만드는지의 차이.
칩을 먼저 붙이는지, RDL을 먼저 만드는지의 차이.
💡 핵심은 하나
CoWoS의 두 층(실리콘 인터포저 · ABF 기판) 중 무엇을 어떻게 바꾸느냐가 4개 기술을 가른다.
인터포저 대체 → FOCoS · SWIFT (RDL) 또는 FOCoS-Bridge (RDL + Si Bridge) · 기판 제거 → CoWoP
인터포저 대체 → FOCoS · SWIFT (RDL) 또는 FOCoS-Bridge (RDL + Si Bridge) · 기판 제거 → CoWoP